info@panadisplay.com
Desain Tata Letak dari IC Tata Letak

Desain Tata Letak dari IC Tata Letak

Dec 29, 2017

1. Pencocokan unit yang tepat

Konfigurasi unit biasanya mengacu pada penempatan dan arah gerbang dan elemen level transistor. Ini termasuk penentuan bentuk spesifik dari unit dan pemilihan azimuth unit. Untuk MOSIC, tidak ada artinya mengevaluasi kinerja unit tunggal secara mandiri. Kita harus menganalisis apakah konfigurasi masing-masing sel sesuai dari seluruh sudut pandang, sehingga dapat mengurangi daerah yang diduduki sebenarnya dari setiap rangkaian. Praktek produksi menunjukkan bahwa ketika area chip berkurang 10%, setiap potongan bulat besar berada di wafer.

Tingkat produk inti dapat ditingkatkan sebesar 15% ~ 20%. Untuk mengurangi daerah chip, harus digunakan dalam rangkaian paralel atau gerbang, kurang sirkuit seri bentuk gerbang NAND. Dalam struktur grafis, bentuk sisir atau tapal kuda dari saluran bentang besar lebih baik, area chip kecil, dan pola strip harus digunakan untuk kateter span kecil. Untuk tabung beban yang digunakan sebagai resistor besar, panjang dan lebar saluran dapat menjadi lebih rileks.


2. Kabel harus sesuai

Kabel ini didasarkan pada koneksi rangkaian untuk menghubungkan unit dan titik pengelasan yang sesuai dengan kabel. Dengan peningkatan integrasi, kabel di dalam chip semakin kompleks. Luas total yang ditempati oleh rangkaian biasanya beberapa kali luas total chip. Oleh karena itu, konstanta waktu RC dari kabel akan menjadi faktor pembatas utama kecepatan kerja sirkuit. Di gerbang silikon MOSIC, kabel utama adalah kawat logam dan garis silikon polikristalin, sehingga sering digunakan sebagai jenis kawat.

Kabel dalam arah horizontal dan kabel di sisi lainnya sebagai arah vertikal. Gambar 3 adalah sketsa dari kabel sirkuit MOS. Kabel jarak jauh, polysilicon, dan daerah difusi umumnya hanya digunakan untuk koneksi jarak pendek. Untuk mengurangi kapasitansi parasit, panjang polisilikon di bawah film logam sependek mungkin ketika polysilicon melewati kawat. Untuk mengurangi panjang kabel, terutama untuk mengurangi panjang kabel, adalah tanda penting dari kecocokan kabel. Bagi mereka yang ingin mencegah crosstalk dari satu sama lain, pastikan untuk menjauh dari berjalan, dan tidak dapat diandalkan dan paralel.

2.png

Saluran listrik dan jalur darat adalah dua yang melibatkan hampir seluruh posisi global setiap keping chip, sifat listrik dan hasil routing keamanannya akan berdampak langsung pada chip, biasanya terbuat dari kawat logam, film silisida logam yang digunakan dalam teknologi submikron dalam, VLSI desain tata letak dalam desain saluran listrik sangat penting, mereka memimpin kabel yang paling kompleks masuk Karena arus dari seluruh chip mengalir melalui kawat timah dari kawat catu daya, jika logam tersebut diperkenalkan.

Desain garis terlalu lebar, akan menempati area yang luas dari chip, jika kawat logam terlalu sempit, penurunan tegangan meningkatkan resistansi timbal sehingga mempengaruhi kerja normal sirkuit, tingkat electromigration dapat menyebabkan kegagalan prematur dari kabel listrik ; sementara yang lain memimpin mereka dengan chip yang sama, transistor ke tata letak lokal mereka, di sirkuit perlindungan input dan bantalan output di sekitar sirkuit mengemudi juga membutuhkannya. Biasanya diperlukan bahwa lebar kabel ground catu daya jauh lebih besar daripada lebar garis sinyal. Untuk memenuhi persyaratan kinerja listrik, catu daya dan jaringan kabel tanah harus ditempatkan pada lapisan logam yang sama sebanyak mungkin. Kabel pada lapisan logam single-layer harus memenuhi persyaratan bahwa tidak ada persyaratan lintas bidang.

Gambar 4 memberikan kabel jaringan kabel dari saluran listrik dan kabel arde.

3.png

3. Verifikasi tata letak IC

Editor tata letak IC biasanya menggunakan desain hierarkis, di semua tingkatan, umumnya diperlukan untuk memverifikasi tata letak, lapisan rendah pertama dan kemudian kompleks, pertama rendah dan kemudian tingkat tinggi. Validasi tata letak IC meliputi:

1. periksa aturan ukuran geometrik (DRC);

2. pemeriksaan aturan listrik (ERC);

3. Ekstraksi komponen dan koneksinya (NE);

4. pemeriksaan konsistensi dari tata letak dan skema diagram skematik (LVS).

Urutan validasi yang biasa adalah: DRC a ERC NE a LVS. Modul pengeditan peta dan modul verifikasi tata letak sembilan hari Sistem EDA bersifat interaktif, dapat DRC, di lingkungan ZeniLE disebut modul verifikasi ZeniVERI ERC, pemeriksaan online NE, operasi spesifik adalah: di ZLE, buka menu Verifikasi-Verfikasi formulir verifikasi masukan, dikompilasi DRC, ERC dan NE untuk memverifikasi file perintah. Di

Verifikasi tata letak baris, dan kemudian melalui bentuk kesalahan pertunjukan, kita dapat melihat beberapa kesalahan DRC dan ERC dalam tata letak saat ini. Kesalahan ini dapat ditampilkan dalam teks atau editor grafis. Ketika seluruh tata letak selesai, setelah memeriksa DRC dan ERC dengan benar, kita perlu memverifikasi konsistensi tata letak dan diagram sirkuit, dan membandingkan diagram jaringan dari diagram sirkuit dengan netlist tata letak. Validasi LVS dapat dilakukan baik dalam bentuk jendela Dialog LVS atau di baris perintah.


4. Desain tata letak chip MCA0133

MCA0133 adalah chip detektor non-kontak, desain diagram rangkaian prinsip chip, menggunakan gerbang aluminium 3um CMOS Wuxi Shanghua Microelectronics Manufacturing Co Ltd aturan desain proses P baik, mengikuti tata letak, konfigurasi unit dan persyaratan kabel untuk desain tata letak kustom penuh dalam sembilan hari dalam sistem EDA, dan DRC ERC, NE dan verifikasi VLS, gambar 5 menunjukkan tata letak chip, area chip adalah 1.35mmx1.53mm.

4.jpg

Pengembangan desain proses pemintalan dan sistem manajemen berdasarkan teknologi C ++ adalah strategi lanjutan, yang menjamin keamanan, stabilitas, keandalan, dan kerahasiaan data sistem. Ini mencerminkan tren teknologi terbaru dan cocok untuk pengembangan teknologi masa depan. Dalam mengembangkan, untuk memastikan keamanan data dari sistem, koneksi antara database dan satu sama lain harus dikontrol oleh kode program modul, sehingga untuk menghindari kegagalan modifikasi manual pengguna, yang menghasilkan kegagalan hubungan logis yang ditetapkan oleh sistem. Sebagai modul penting dari desain dan sistem manajemen pemintalan, pengembangan modul pembangunan gir harus direalisasikan.

(1) menyediakan antarmuka yang dapat dioperasikan untuk menampilkan, merekam data manusia, dan menghasilkan tabel data

(2) secara otomatis mengurai string rumus untuk pengguna.

(3) wadah struktur data digunakan untuk menyimpan spesifikasi gigi yang dibongkar.

(4) perhitungan gabungan pencocokan roda gigi.